TecNoticias, tu portal de información

Este artículo presenta implementaciones eficientes, basadas en transistores pasados, de importantes funciones digitales.

En un artículo anterior, presenté el concepto y las características básicas de la lógica de transistor de paso (PTL). Como su nombre lo indica, PTL usa transistores como interruptores que pasan o bloquean una señal; esto contrasta con el enfoque "típico" de CMOS, por el cual un nodo de salida siempre es conducido a lógica baja o lógica alta a través de la ruta de baja resistencia proporcionada por un transistor PMOS o NMOS.

La conclusión con la lógica del transistor de paso es que está cambiando el rendimiento eléctrico por la posibilidad de reducir el conteo de transistores. La pérdida en el rendimiento eléctrico es especialmente desconcertante cuando la funcionalidad de paso / bloqueo es proporcionada por un transistor NMOS en lugar de una puerta de transmisión CMOS (consulte este artículo para obtener más información).

El paso-transistor y la puerta

En el artículo anterior, observamos una compuerta AND de dos entradas que consta de un solo transistor y una resistencia. Esto ciertamente es una reducción importante en el conteo de componentes en comparación con la compuerta AND compuerta típica de CMOS, que requiere seis transistores. Sin embargo, no podemos comparar directamente la implementación NMOS-plus-resistor con la implementación CMOS, ya que la versión CMOS siempre proporciona una conexión de salida de baja resistencia, mientras que la versión PTL no lo hace. Si queremos un circuito PTL que sea más consistente con la funcionalidad del circuito CMOS, necesitamos un transistor adicional:

Si B es alto, la salida tiene una ruta de baja resistencia hacia el riel de suministro o tierra, dependiendo del estado de A (suponemos que la señal A es generada por un controlador de baja resistencia de algún tipo). Si B es bajo, el transistor superior está en corte, pero la salida no está flotando porque el transistor inferior, que es accionado por el complemento de B, proporciona un camino de baja resistencia a tierra.

Ahora tenemos una puerta AND que requiere solo dos transistores en lugar de seis, Si la circuitería anterior proporciona ambos $$ B $$ y $$ overline {B} $$. En las situaciones (extremadamente frecuentes) donde $$ overline {B} $$ no está disponible en el circuito anterior, tiene que ser generado por la compuerta PTL AND, y eso requiere otros dos transistores. Todavía estamos por delante, cuatro en lugar de seis.

Sin embargo, estamos utilizando transistores NMOS aquí en lugar de puertas de transmisión. Un NMOS aislado puede transferir efectivamente una señal lógica baja de entrada a salida, pero causa una degradación de señal grave cuando intenta transferir una señal lógica alta. Por lo tanto, un PTL AND gate más respetable se vería así:

Ahora necesitamos cinco transistores, en lugar de seis para la puerta AND estándar. Mi conjetura es que los diseñadores de IC no suelen usar PTL para puertas AND.

La puerta PTL XOR, Versión 1

La función XOR es un ejemplo de una aplicación en la que PTL realmente ofrece beneficios significativos. Crear una tabla de verdad XOR de dos entradas usando la lógica CMOS típica es un poco incómodo:doce se requieren transistores, a pesar del hecho de que otras funciones booleanas estándar requieren solo cuatro (NAND, NOR) o seis (AND, OR). La lógica de paso-transistor nos permite reducir considerablemente este conteo de transistores. Uno de mis libros de texto tiene una implementación PTL que requiere ocho transistores; consta de dos puertas de transmisión y dos inversores (uno para la entrada A y otro para la entrada B; los inversores no se muestran en el diagrama).

Veamos cómo funciona este circuito. Primero, debemos recordar lo siguiente: una señal lógica baja provoca que un NMOS (indicado por la ausencia de un círculo adyacente a la puerta) se apague y un PMOS (indicado por la presencia de un círculo adyacente a la puerta) encender. Una señal lógica alta hace que un NMOS se encienda y un PMOS se apague. Por lo tanto, si una puerta de transmisión tiene la señal de entrada conectada al NMOS y la señal de entrada complementada conectada al PMOS, es una puerta "activa alta", es decir, se comporta como un interruptor cerrado cuando la señal de entrada es lógica alta y abierta. cambiar cuando la señal de entrada es baja lógica. Si una puerta de transmisión tiene la señal de entrada conectada al PMOS y la señal de entrada complementada conectada al NMOS, es una puerta "activa baja": se comporta como un interruptor abierto cuando la entrada es lógica alta y un interruptor cerrado cuando la entrada La lógica es baja.

• Si B es lógicamente bajo, la puerta de transmisión superior está bloqueando su señal de entrada y la puerta de transmisión inferior está pasando su señal de entrada, lo que significa que A pasa a la salida. Por lo tanto,
  • si A es 0 y B es 0, Y es 0;
  • si A es 1 y B es 0, Y es 1.
• Si B tiene una lógica alta, la puerta de transmisión superior está pasando su señal de entrada y la puerta de transmisión inferior está bloqueando su señal de entrada. En este caso, el complemento de A se pasa a la salida. Por lo tanto,
  • si A es 0 y B es 1, Y es 1;
  • si A es 1 y B es 1, Y es 0.

La puerta PTL XOR, versión 2

Cuando estaba haciendo una investigación para este artículo, encontré (en estas diapositivas) una compuerta PTL XOR que solo requiere seis transistores. Es un circuito muy inteligente, y por lo que puedo decir, el rendimiento es equivalente al proporcionado por el XOR de ocho transistores que se muestra arriba.

Como puede ver, la primera etapa es un inversor estándar, y creo que este circuito es más fácil de entender si pensamos en términos de inversión frente a no inversión: consulte la tabla de verdad XOR y verá que si A es 0, la salida es igual a B, y si A es 1, la salida es la inversión de B.

La versión 2 XOR funciona de la siguiente manera:

• Si A es 0, ambos transistores en el inversor siempre estarán en corte, porque el voltaje de la compuerta no puede ser más bajo que el voltaje de fuente del PMOS y no puede ser más alto que el voltaje de la fuente del NMOS. Por lo tanto, el inversor no afecta la salida (denotada por Y), que será igual a B porque B pasa a través de la puerta de transmisión activa-baja.
• Si A es 1, el inversor actúa como un inversor, pasando el complemento de B a la salida. La puerta de transmisión activa-baja no afecta al circuito porque está en su estado de bloqueo.

Conclusión

Espero que estos circuitos lógicos de transistor pasivo hayan despertado su interés en este enfoque alternativo al diseño digital de bajo nivel. Veremos más implementaciones de PTL en el próximo artículo.