TecNoticias, tu portal de información

Este artículo describe los multiplexores eficientes que se pueden crear utilizando MOSFET en una configuración de transistor de paso.

El multiplexor CMOS estándar

En cierto modo, no es sorprendente que PTL conduzca a multiplexores eficientes. La multiplexación es diferente de las funciones booleanas básicas. Cuando tratamos con AND, OR, NOT, etc., estamos utilizando una puerta lógica para implementar una función lógica. Eso tiene sentido.

Por otro lado, la multiplexación es más como una función de conmutación que podríamos implementar utilizando puertas lógicas porque están disponibles de inmediato y hacen el trabajo. De hecho, hacen el trabajo, pero no de manera muy eficiente: la configuración de la puerta que se muestra a continuación parece bastante incómoda para una tarea tan simple como la selección de una de las dos señales de entrada, especialmente si se considera que cada puerta AND y OR de cada inversor requieren seis transistores

Un multiplexor CMOS estándar de 2 a 1. Cuando S es la lógica baja, Y es igual a A; cuando S es lógica alta, Y es igual a B.

El multiplexor de la puerta de transmisión

En marcado contraste con la implementación de CMOS basada en el inversor, un multiplexor PTL 2 a 1 solo requiere seis transistores: dos para cada dos puertas de transmisión y dos para el inversor que proporciona el complemento de la señal S (selección).

La multiplexación es esencialmente una conmutación controlada por voltaje, y este tipo de funcionalidad está tan estrechamente relacionada con la operación del transistor de paso que el circuito anterior casi no necesita explicación. La señal de entrada A está conectada a una puerta de transmisión activa-baja, y la señal de entrada B está conectada a una puerta de transmisión activa-alta. Cuando S es bajo, Y es igual a A; cuando S es alto, Y es igual a B.

Un multiplexor PTL 4 a 1

Los multiplexores de paso-transistor se pueden construir utilizando puertas de transmisión o el tipo de interruptor "NMOS solitario". En términos de funcionalidad lógica pura, estos son intercambiables: ambos pasan o bloquean una señal de entrada en función del estado de una señal de control. Sin embargo, si ha leído los artículos anteriores sobre PTL, sabe que la puerta de transmisión proporciona un rendimiento eléctrico superior.

El multiplexor 4-a-1 discutido en esta sección usa interruptores NMOS, principalmente porque el diagrama resultante es más sencillo. Solo recuerde que el transistor NMOS es más o menos un marcador de posición para cualquier tipo de elemento de paso / bloque que se use en el circuito real. En muchos casos, la implementación preferida será una puerta de transmisión, o si desea experimentar con estos circuitos en el laboratorio, incluso podría reemplazar los FET por un relé o un interruptor MEMS.

Aquí está mi versión de un multiplexor PTL 4-a-1.

Como hay cuatro señales de entrada, necesitamos una señal de selección de dos bits. Estos dos bits proporcionan cuatro números binarios posibles, y cada número corresponde a una de las señales de entrada. La presencia (correspondiente a la lógica alta) o la ausencia (correspondiente a la lógica baja) de una barra de inversión sobre las señales S se puede utilizar para traducir el diagrama a una descripción funcional:

• Si S0 = 0 y S1 = 0, Y = A.
• Si S0 = 1 y S1 = 0, Y = B.
• Si S0 = 0 y S1 = 1, Y = C.
• Si S0 = 1 y S1 = 1, Y = D.

Tenga en cuenta que este circuito requiere un inversor para cada señal S Por lo general, consideramos que el inversor es una desventaja asociada con el uso de puertas de transmisión en lugar de interruptores NMOS, pero en este caso incluso la implementación de NMOS necesita inversores porque el multiplexor tiene como objetivo pasar una de las señales de entrada a la salida. En otras palabras, una señal de selección lógica baja se usa no solo para bloquear sino también para pasar, y una señal de selección lógica alta se usa no solo para pasar, sino también para bloquear. Por lo tanto, necesitamos inversores.

Diseño de multiplexores de paso-transistor

La idea general con los multiplexores PTL es configurar los conmutadores conectados en serie de tal manera que una combinación dada de entradas S pase una de las señales de entrada al nodo de salida. Si hay cuatro entradas, como se mencionó anteriormente, necesita dos señales de control y dos transistores conectados en serie en cada línea de entrada. Si hay ocho entradas, necesita tres señales de control y tres transistores en cada línea de entrada. Etcétera.

PMOS vs. NMOS

Es posible que se esté preguntando acerca de la posibilidad de usar una combinación de interruptores PMOS y interruptores NMOS. El multiplexor PTL 4-a-1 necesita interruptores que pasan una señal cuando la tensión de control es baja lógica. Logré esto utilizando una versión invertida de la señal de selección, pero si usamos dispositivos PMOS para los interruptores de "baja activa", podríamos eliminar los inversores. Una solución PMOS-plus-NMOS se vería así:

Este sería un circuito funcional, pero confío en que la versión de NMOS se prefiera en las aplicaciones de la vida real, a pesar de que el uso de dispositivos PMOS reduce el conteo general de transistores. Los electrones tienen una movilidad más alta que los orificios y, en consecuencia, el rendimiento eléctrico de un transistor NMOS (que tiene a los electrones como portadores de carga mayoritarios) es superior al de un transistor PMOS físicamente equivalente (que tiene orificios como portadores de carga mayoritarios).

Este problema es especialmente relevante para los diseños de multiplexores, porque el uso de dispositivos PMOS introduciría no solo un rendimiento inferior sino también inconsistente rendimiento: las características eléctricas de entrada a salida de las líneas de entrada variarán según la cantidad de elementos de paso / bloque de cada línea que sean transistores PMOS.

Conclusión

Hemos explorado conceptos generales y detalles relacionados con el diseño de multiplexores basados ​​en transistores de paso. En el siguiente artículo analizaremos el uso de técnicas de transistor de paso en el diseño de circuitos lógicos secuenciales.