TecNoticias, tu portal de información

¿Está el código abierto cambiando la forma en que administramos los datos? Western Digital, una compañía de dispositivos de almacenamiento de datos, cambió a la ISA de fuente abierta (arquitectura de conjunto de instrucciones) de RISC-V hace un año. Este mes, anunciaron una serie de iniciativas de código abierto y de colaboración que apuntan a hacer que los datos sean más abiertos, desde los núcleos de los procesadores hasta los cachés de memoria.

En la cumbre inaugural de RISC-V en diciembre, hubo muchos anuncios y presentaciones que detallan el estado de RISC-V y su impacto, presente y futuro, en la industria.

Western Digital, una compañía mejor conocida por los dispositivos de almacenamiento de datos, es una de las compañías en el creciente entorno RISC-V. Hace un año, anunciaron que se estaban mudando a RISC-V. Ahora, están duplicando su compromiso con esta arquitectura de código abierto, con el objetivo de facilitar una nueva innovación y ayudar a llevar la carga hacia el futuro del procesamiento de datos y, finalmente, el almacenamiento de datos.

En la cumbre, Western Digital anunció tres noticias, cada una relacionada con sus esfuerzos para trabajar en el espacio de código abierto:

• OmniXtend: un tejido de memoria
• SweRV Core: un núcleo RISC-V desarrollado internamente
• SweRV ISS: un simulador de conjunto de instrucciones

AAC tuvo la oportunidad de hablar con Ted Marena, Director de RISC-V Ecosystem en Western Digital, sobre estos nuevos desarrollos y sobre cómo la compañía se está acercando al fenómeno del código abierto.

Big Data vs. Fast Data, Core Computing vs. Edge Computing

Marena y Western Digital caracterizan las diferencias entre big data de varias maneras.

Los datos grandes a menudo se procesan en una ubicación central con su propio procesamiento y tienden a enfrentar problemas como la escalabilidad. Por otro lado, los datos rápidos son más relevantes para la computación perimetral donde las respuestas rápidas son importantes, lo que hace que el rendimiento y la latencia sean los principales desafíos.

Un ejemplo de una aplicación informática de borde, donde la latencia es un punto difícil, es una cámara de seguridad. El sistema no tiene tiempo para enviar información a la nube donde se pueden tomar decisiones basadas en los datos; necesita una solución más pequeña y simple.

Y es probable que el mercado vea una tendencia creciente hacia las aplicaciones de borde, que requerirán más procesamiento e inteligencia.

Por qué el código abierto es el futuro

Según Marena, una de las principales razones por las que Western Digital hizo un gran salto para asociarse con la organización RISC-V fue que encontraban que era difícil trabajar con arquitecturas de propósito general debido a sus interfaces propias. Desde 2014, la compañía comenzó a creer que las interfaces abiertas y estándar eran fundamentales para la innovación.

Otra pieza de este rompecabezas es ese siempre presente, seguridad. La tendencia general, dice Marena, es que el código abierto es más seguro debido a los "más ojos" sobre la situación en una situación de colaboración.

Optando en estándares abiertos

Hay otros estándares desarrollados por consorcios en este espacio, dice Marena, (algunos de los cuales Western Digital está involucrado) y algunos de ellos no son de código abierto. Convencer a una industria de adoptar un estándar abierto es un desafío en sí mismo. Tal estándar no sería posible para la mayoría de las arquitecturas existentes. Cuando se le preguntó acerca de cómo Western Digital está tratando de promover estándares abiertos, Marena explicó la demostración del stand de la compañía en la Cumbre RISC-V. Al asociarse con SiFive para obtener una solución punto a punto y Barefoot Networks para un conmutador programable, Western Digital presentó su nuevo tejido de memoria, OmniXtend.

Este es un caso de "probar haciendo", en el que Western Digital espera crear soporte para un estándar abierto al demostrar que es útil y efectivo.

Aquí hay una descripción general de lo que estas colaboraciones, y el enfoque de Western Digital en RISC-V, han logrado.

OmniXtend: Coherencia de caché para Big Data y Fast Data

OmniXtend es un "tejido de memoria" coherente con la memoria caché diseñado para permitir el acceso compartido a una memoria caché entre varios tipos diferentes de procesadores. La idea es que múltiples partes (personas o procesadores, etc.) tendrán acceso a la misma memoria, lo que permite una mejor coherencia en todo el sistema.

"Básicamente, estamos proponiendo este tejido de memoria que permitiría, digamos, un procesador RISC-V, una GPU y una FPGA para que todos compartan y tengan acceso al caché de una manera coherente. Esto no tiene que ser simplemente una implementación RISC-V. Podría tener otras arquitecturas de procesador que podrían adoptar este estándar. El cambio aquí ", dice Marena," es que, en las arquitecturas de hoy, la proporción de memoria a procesador o de memoria a periféricos es bastante Lo que buscamos es hacer que los datos se conviertan más en el centro de la arquitectura. Nadie es dueño de la memoria y, por lo tanto, creemos que esto puede introducir algunas soluciones realmente únicas ".

"Lo que buscamos es hacer que los datos sean más el centro de la arquitectura".

Marena enmarca la coherencia de caché en términos de aplicaciones hambrientas de procesamiento. La inteligencia artificial, por ejemplo, requiere una gran cantidad de procesamiento. En este escenario, una gran cantidad de procesadores de AI podrían compartir la memoria a través de una red. Western Digital cree que esto permitiría que se implementaran aplicaciones específicas en un futuro cercano que hoy podría requerir una proporción diferente a la que se admite actualmente.

"RISC-V nos permite hacer esto porque está abierto", agregó Marena. "Este tipo de estándar no sería posible con algunas de las arquitecturas existentes".

SweRV Core: Un núcleo RISC-V

SweRV Core es el primer núcleo diseñado por RISC-V, que se lanzará como fuente completamente abierta en los primeros meses de 2019. Fue desarrollado por Western Digital para ser utilizado internamente, pero luego se lanzó como contribución al código abierto. ecosistema.

Marena primero rompió la idea detrás del nombre "SweRV": RV es para RISC-V y "nosotros" es un guiño a la naturaleza colaborativa del proyecto y al nombre Western Digital. SweRV es también el verbo para tomar otro camino, dice, destacando el compromiso de la compañía para facilitar el cambio en la industria.

"Y eso es realmente lo que estamos haciendo", dice. "No estamos utilizando un cálculo de propósito general. Queremos utilizar RISC-V para permitirnos crear arquitecturas diseñadas específicamente para big data y datos rápidos".

El núcleo, en sí mismo, es un núcleo en orden, lo que significa que ejecuta las instrucciones de una en una.

Marena dice que este tipo de núcleo es un diseño más simple que le permite ser más pequeño y menos hambriento de energía. También sugiere que los núcleos en orden son menos susceptibles a ciertos ataques de seguridad.

El concepto es que el núcleo puede servir como un punto de partida para que los desarrolladores creen sus propios núcleos personalizados, especialmente la comunidad de código abierto. Para facilitar la capacidad de los diseñadores para adoptar y desarrollar el núcleo, también tienen la intención de proporcionar vectores de prueba. Como dice Marena: "Estamos entusiasmados de ver lo que la gente puede hacer".

SweRV ISS (simulador de conjunto de instrucciones)

Finalmente, Western Digital anunció su ISS, que permite a los usuarios emular y simular lo que hace un procesador, esencialmente asegurándose de que un diseño haga lo que se supone que debe hacer.

Marena dice que el "punto clave" para la ISS es que se implementa de forma independiente desde el núcleo RTL de SweRV. El Verilog RTL del núcleo fue desarrollado por un equipo completamente diferente del que trabaja en la ISS de SweRV. Se les instruyó para desarrollar una ISS que respondiera a las instrucciones de RISC-V, incluso si el núcleo que se usaba era externo (es decir, no de Western Digital), algo que pudiera probar todo lo que pusieron a través del software.

"Esto le da a las personas un núcleo listo para la producción sobre el que pueden construir", dice Marena.

El futuro: dispositivos de almacenamiento RISC-V

Si bien puede parecer un poco extraño ver a una compañía de dispositivos de almacenamiento de datos desplegando núcleos y simuladores, hay un plan más grande en funcionamiento. A finales de 2019 o posiblemente en 2020, dice Marena, Western Digital planea lanzar dispositivos de almacenamiento de datos RISC-V.

"Se trata de interfaces estándar abiertas", dice.

¿Cuál es su familiaridad con RISC-V? ¿Qué opinas de estas nuevas tendencias hacia las arquitecturas de código abierto? Comparte tus pensamientos en los comentarios a continuación.