Wed. Aug 17th, 2022

En este artículo se describe el uso de configuraciones de transistor de paso en el diseño de cierres bloqueados.

información de soporte

Durante el curso de los tres artículos anteriores, hemos cubierto bastante material relacionado con el diseño de circuitos digitales basados ​​en transistores de paso. Sin embargo, hasta ahora las discusiones se han limitado a la lógica combinacional. Ciertamente, no hay nada malo con la lógica combinatoria, pero en el contexto de los sistemas digitales modernos, la lógica secuencial es absolutamente fundamental.

De Combinacional a Secuencial

Podría estar pensando que realmente no hay necesidad de un artículo separado sobre lógica de transistor de paso secuencial (PTL), ya que los circuitos secuenciales se construyen a partir de puertas lógicas combinadas interconectadas. El pestillo SR, por ejemplo, generalmente se describe de la siguiente manera:

Ciertamente, puede implementar un pestillo SR construyendo dos compuertas CMOS NOR típicas y luego interconectándolas como se muestra en el diagrama. Sin embargo, resulta que podemos lograr una implementación mejorada incorporando técnicas de transistor de paso, y por lo tanto la lógica secuencial no es necesariamente una extensión directa de los circuitos lógicos combinacionales.

El cierre cerrado CMOS-plus-NMOS

Si construimos un pestillo SR usando dos compuertas OR estándar, necesitaremos ocho transistores y el resultado será un pestillo verdadero. Por "latch verdadero" me refiero a un dispositivo que puede actualizar su salida en cualquier momento: cada vez que la entrada S sube, la salida Q sube y cuando la entrada R sube, la salida Q baja.

En la mayoría de los casos, esta funcionalidad básica de cierre no es lo que los diseñadores están buscando. Más bien, queremos que el pestillo actualice sus resultados de una manera más predecible y controlable. Esto se puede lograr incorporando una señal de habilitación (EN), de modo que los cambios de entrada se pueden propagar a las salidas solo cuando EN es lógico alto. El arreglo latch-plus-enable se llama un gated gated o un flip-flop, dependiendo de a quién le pregunte. (En mi opinión, el término "flip-flop" debería reservarse para los cierres activados por el borde).

El siguiente circuito es un pestillo SR cerrado:

Adaptado de Circuitos microelectrónicos, quinta edición.

Como puede ver, todavía necesitamos ocho transistores, por lo que no hemos reducido el recuento de componentes, pero hemos ampliado la funcionalidad: el uso de elementos de paso / bloque NMOS (M1 y M2) permite que estos ocho transistores implementen un pestillo cerrado. en lugar de un cierre ordinario.

Exploremos el funcionamiento de este circuito.

Establecer y restablecer

Si EN es alto y S es alto (y R es bajo), la entrada al inversor 2 es lógica baja. En consecuencia, Q es alta. Q es la entrada al inversor 1, por lo que no-Q es bajo. Not-Q también es la entrada al inversor 2, que ya dijimos que era baja … aquí es donde la retroalimentación de acoplamiento cruzado comienza a torcer tu mente.

El mismo proceso, pero con polaridades opuestas, ocurre cuando EN es alto, R es alto y S es bajo. El resultado es Q = bajo y no-Q = alto.

Pestillo

Hasta ahora hemos cubierto las condiciones de entrada que resultan en Q = alto y Q = bajo. La entrada restante en la tabla de verdad es Q = latch, es decir, la salida conserva su estado anterior. Este comportamiento de bloqueo se logra al permitir que los inversores continúen conduciendo entre sí sin ser afectado por otras señalesEn otras palabras, desconectamos los inversores de las conexiones a tierra de los circuitos de entrada y los estados lógicos existentes permanecerán indefinidamente porque la salida del inversor 1 controla la entrada del inversor 2 y la salida del inversor 2 impulsa la entrada del inversor 1.

Si mira hacia atrás en el circuito, puede ver que los inversores se desconectarán de las conexiones a tierra del circuito de entrada en dos condiciones de entrada: cuando S y R están bajos, o cuando EN es bajo. Y así es exactamente cómo funciona el pestillo SR cerrado. Si EN es alto pero S y R son bajos, el circuito se encuentra en estado de bloqueo. Si EN es bajo, el circuito vuelve a estar en estado de bloqueo, porque los cambios en las señales de entrada no pueden afectar a los nodos de salida cuando EN es bajo.

Un Pase / Bloque Y Puerta

Lo que realmente estamos haciendo aquí es usar el NMOS como una puerta AND: las entradas cambian el estado de salida solo cuando S o R están en nivel lógico alto Y la señal de habilitación está en nivel lógico alto. Si echa un vistazo a esta página en el libro de texto AAC, verá que así es exactamente como se muestra el latch SR: las entradas S y R se ANDan con EN antes de enviarse a las puertas NOR de acoplamiento cruzado.

El cierre cerrado PTL

Es posible que haya notado que no describí el circuito anterior como un seguro PTL. Evité esa etiqueta porque el uso de los dispositivos NMOS en el circuito de entrada no encaja perfectamente en el marco de PTL. Los mismos conceptos eléctricos están presentes: los transistores NMOS se utilizan como elementos de paso / bloque, y no tienen los transistores PMOS correspondientes. Sin embargo, los interruptores NMOS están en la periferia de la categoría PTL porque no pasan directamente una señal de entrada a un nodo de salida.

Si eres un partidario de transistores de paso y encuentras esto algo decepcionante, no te preocupes. Todavía hay otra versión del cierre cerrado SR:

Esto es absolutamente una configuración PTL, porque M1 y M2 son interruptores NMOS estándar que pasan las entradas a las salidas (y a las entradas de los inversores, que también son las salidas …). Este circuito se usa ampliamente como la celda de almacenamiento básico en la memoria estática de acceso aleatorio (SRAM); Tenga en cuenta que requiere sólo seis transistores en lugar de ocho. Un análisis exhaustivo de este circuito no es una tarea sencilla y está fuera del alcance de este artículo.

Conclusión

Las técnicas de transistor de paso son útiles en una variedad de tareas de diseño digital, y hemos visto que PTL desempeña un papel particularmente importante en las aplicaciones de memoria. Concluiremos esta serie con el siguiente artículo, que explora el tema de la restauración de la señal en los circuitos PTL.

By Maria Montero

Me apasiona la fotografía y la tecnología que nos permite hacer todo lo que siempre soñamos. Soñadora y luchadora. Actualmente residiendo en Madrid.