TecNoticias, tu portal de información

Esta semana, Microsemi anunció su último conjunto de diseño unificado para ayudar a agilizar el proceso de desarrollo en FPGA.

Los FPGA se están convirtiendo en un componente cada vez más crítico en la electrónica moderna debido a su reprogramación y flexibilidad. Pero, para muchos ingenieros, siguen siendo una forma compleja y desalentadora de hardware para diseñar. Microsemi pretende abordar estas dificultades con el lanzamiento de una nueva suite de diseño para sus soluciones FPGA.

El kit de desarrollo avanzado SmartFusion2 utiliza una cortesía SoC FPGA de Microsemi.

Echemos un vistazo a cómo los FPGA han adquirido prominencia y por qué la nueva suite de diseño Microsemi es importante para los diseñadores.

FPGAs: creciente complejidad y la necesidad de personalización

Antes de la era de los FPGA y los CPLD, los diseñadores utilizaban la lógica de cola y los ASIC (circuitos integrados específicos de la aplicación) para realizar tareas de diseño específicas. Si bien la lógica de cola permitió fácilmente la creación de circuitos lógicos personalizados, los ASIC proporcionaron un método para que los ingenieros combinen toda su lógica de cola en un solo paquete IC. Si bien esto fue útil para la miniaturización, no fue práctico para productos de bajo volumen ya que los ASIC son esencialmente dispositivos de silicio personalizados en el nivel de interconexión de metales. Diseñarlos es un proceso muy costoso.

Una opción para crear tablas lógicas personalizadas es con el uso de una EEPROM paralela cuyas entradas de dirección se pueden usar como entradas lógicas y el bus de salida de datos de 8 bits como 8 salidas lógicas posibles. Sin embargo, este método tiene algunos problemas, incluida la incapacidad de implementar comentarios y entradas sensibles al borde.

Estos problemas provocaron que la industria creara PLA (matrices lógicas programables) y CPLD (dispositivos lógicos programables complejos). Los PLA y CPLD permiten a un diseñador crear circuitos lógicos personalizados utilizando un solo IC y, a menudo, integran comentarios y flip-flops. Si bien estos dispositivos (como el XC9536 de Xilinx) tienen un número limitado de unidades lógicas y no siempre son un reemplazo para los ASIC, han demostrado ser invaluables para la industria.

Sin embargo, a medida que el tiempo avanzó y la tecnología mejoró, los CPLD fueron reemplazados rápidamente por los FPGA y la cantidad de funciones integradas en estos dispositivos se disparó. Los FPGA ahora pueden incluir muchas características que incluyen procesadores, memoria, periféricos de E / S, controladores de protocolo, seguridad e incluso hasta 500K de elementos lógicos.

Si bien los CPLD se pueden diseñar fácilmente utilizando diseños esquemáticos, los FPGA a menudo se codifican en lenguajes como VHDL. Con tantas funciones, la utilización completa de la capacidad de un FPGA puede ser una tarea gigantesca que requiere múltiples paquetes de software.

Esta semana, Microsemi anunció una nueva suite de diseño específicamente para ayudar a los diseñadores a navegar las aguas a menudo complejas de desarrollar con un SoC FPGA.

Libero SoC Design Suite V12.0

Microsemi (una subsidiaria de Microchip) suministra una amplia gama de dispositivos FPGA, incluyendo PolarFire, IGLOO2, SmartFusion2, IGLOO y ProASIC3. Esta semana, anunciaron el lanzamiento de Libero SoC Design Suite V12.0.

La suite de diseño ofrece una reducción del tiempo de ejecución del 60% para el tiempo, el 25% para el lugar y la ruta, y una reducción del 18% en los tiempos de determinación de potencia al tiempo que proporciona un aumento promedio del 4% en la calidad para los diseños grandes (pero el 10% aumenta si un PolarFire MPF300 / Se está utilizando TS-1).

Si bien la mejora en la colocación y el tiempo de enrutamiento se ha reducido, lo que hace que el paquete de software sea más significativo es que todas estas últimas familias de Microsemi FPGA ahora están unificadas en un paquete de diseño. Libero SoC V12.0 también se ha diseñado para simplificar la migración hacia y desde diferentes plataformas FPGA.

Libero SoC Design Flow. Imagen cortesía de Microsemi.

Según Rajeev Jayaraman, vicepresidente de software para la unidad de negocios FPGA de Microsemi, la compañía quería facilitar el proceso de diseño para los ingenieros y también facilitarles la adopción del hardware Microsemi en sus diseños en el futuro: "Esta última versión [of the Libero SoC v12.0] está enfocado en ofrecer los muchos elementos esenciales necesarios para la implementación eficiente del diseño, al tiempo que permite la creciente adopción de la familia PolarFire de bajo poder en cada uno de nuestros segmentos clave del mercado ".

Las características del Libero SoC incluyen

• Flujo de diseño intuitivo.
• Asistentes de GUI que guían a través del proceso de diseño
• Flujo de un solo clic desde la síntesis a la programación
• Integración de herramientas de terceros estándar de la industria
• Biblioteca enriquecida de IP de DirectCores y CompanionCores
• Disponibilidad de diseños de referencia y kits de desarrollo.

Diseño de entrada utilizando System Builder. Imagen cortesía de Microsemi.

Libero SoC V12.0 también incluye puntos de interrupción de hardware FPGA para dispositivos RTG4 y PolarFire, capacidades de depuración de PCIe, monitoreo ocular continuo a través de SmartDebug, rendimiento mejorado de la memoria DDR (según se informa, hasta un 29% de rendimiento mejorado) y un lenguaje de comando de herramientas mejorado (TCL). Los clientes pueden ejecutar un flujo de diseño completo en una línea de comando.

Conclusión

Cualquier persona involucrada en el diseño del producto sabe la importancia de llevar un producto al mercado lo más rápido posible. Los diseñadores de productos también entienden y aprecian que los FPGA, aunque son dispositivos increíblemente potentes, son complejos y requieren un manejo y planificación cuidadosos. Cualquier paquete de software que unifique múltiples plataformas en una al mismo tiempo que mejora los tiempos de procesamiento es algo que será bienvenido en cualquier departamento de ingeniería.

Lee mas