¿Cuáles son las especificaciones DNL e INL de un DAC? No linealidad en convertidores de digital a analógico

Este artículo analiza las especificaciones DNL e INL de un convertidor digital a analógico (DAC).

Podemos usar varias especificaciones diferentes para caracterizar el rendimiento de un convertidor de datos. Dependiendo de la aplicación, algunas de estas especificaciones pueden ser más importantes que las otras.

Este artículo analiza las especificaciones DNL (no linealidad diferencial) e INL (no linealidad integral) de un DAC. Estas especificaciones son generalmente importantes en aplicaciones de medición y control donde generalmente hay un presupuesto de error de una característica de transferencia ideal.

Introducción al voltaje de salida en un DAC unipolar de tres bits

Un convertidor digital a analógico (DAC) recibe datos representados como un código digital y produce una salida analógica equivalente (consulte la Figura 1 a continuación).

Figura 1. Imagen cortesía de Analog Devices.

La función de transferencia ideal anterior corresponde a un DAC unipolar de tres bits. Se pueden utilizar varias estructuras, como un divisor Kelvin o una arquitectura R-2R, para obtener la característica de entrada-salida anterior.

Con el fin de ilustrar las especificaciones DNL e INL, consideraremos una estructura simple basada en fuentes actuales, como se muestra en la Figura 2.

Figura 2

Este DAC de tres bits utiliza fuentes de corriente de peso binario para producir los ocho niveles analógicos diferentes de la Figura 1. Aquí, I es la corriente de la unidad que puede producir el paso de voltaje más pequeño en la salida DAC. Por lo tanto, sw₀ y sw₂ corresponden respectivamente al bit menos significativo (LSb) y al bit más significativo (MSb) del código de entrada.

Como ejemplo, si el código digital de entrada es 101, los interruptores sw₀ y sw₂ se encienden y la corriente de carga es I + 4I = 5I. Esto produce un voltaje de salida igual a 5I ✖ R_L. De manera similar, otras combinaciones del código digital de entrada producirán uno de los ocho niveles diferentes de la Figura 1.

Cómo caracterizar los niveles de voltaje de salida no ideales

El modelo anterior de un DAC de tres bits en la Figura 2 es demasiado idealista; En realidad, hay muchos factores que limitan la precisión del sistema. Por ejemplo, aunque queremos un conjunto de fuentes de corriente ponderadas en forma binaria, los valores de las fuentes actuales pueden ser ligeramente diferentes de los de la Figura 2.

Un caso exagerado se muestra en la Figura 3.

figura 3

La característica de entrada-salida de este DAC no ideal se muestra en la Figura 4. Idealmente, los niveles de voltaje de salida deberían estar en la línea recta discontinua; sin embargo, debido a la falta de coincidencia, obtenemos los niveles de voltaje indicados por los puntos sólidos.

Figura 4

Las especificaciones DNL e INL de un DAC nos permiten caracterizar tales niveles de voltaje de salida no ideales.

No linealidad diferencial (DNL)

Con la característica de transferencia ideal, si aumentamos el código digital de entrada en uno, la salida analógica debería aumentar en el valor analógico correspondiente a un LSb.

Por ejemplo, si el código de entrada de la Figura 2 cambia de 001 a 010, la salida debería ir de I ✖ R_L a 2I ✖ R_L. La diferencia entre estos dos niveles es I ✖ R_L, es decir, el valor analógico de un LSb. Sin embargo, si cambiamos el código digital de la Figura 4 de 001 a 010, la salida cambiará de I ✖ R_L a 3.5I ✖ R_L. En este caso, la diferencia entre los niveles producidos es 2.5I ✖ R_L.

La especificación DNL es una forma de caracterizar la diferencia entre dos niveles de voltaje sucesivos que produce un DAC. El DNL es la desviación máxima de los pasos de salida del valor analógico ideal de LSb.

Cómo calcular DNL

Por ejemplo, considerando la transición de 001 a 010, obtenemos un paso de salida de 2.5I ✖ R_L. La desviación de este paso de un valor LSb es 2.5I ✖ R_L – I ✖ R_L = 1.5I ✖ R_L. Por lo tanto, el DNL de esta transición es 1.5 LSb. El DNL de las otras transiciones se muestra en la Figura 5.

Figura 5. Imagen cortesía de Analog Devices.

Como puede ver, el DNL de un DAC no ideal puede ser positivo, negativo o cero para las diferentes transiciones. Usualmente usamos el DNL de la mayor desviación para todas las transiciones para especificar el rendimiento del DAC DNL. Por ejemplo, el peor error de DNL para la característica de entrada-salida de la Figura 5 es -3 LSb.

La DNL generalmente se mide en LSb, aunque podemos medirla como un valor absoluto (en voltios o amperios) o como un porcentaje del valor de escala completa.

No linealidad integral (INL)

El INL se define como la desviación máxima de la característica de entrada / salida real de la característica de transferencia ideal. La característica de transferencia ideal es una línea recta que atraviesa el origen y el punto correspondiente al código digital de todos 1 (valor de escala completa menos un LSb). Esta línea se denomina línea de ajuste de punto final en algunos libros de texto, y este método de medir el INL se denomina método de punto final.

Con el ejemplo de la Figura 5, el INL de la salida para el código 100 es -1.5 LSb (la salida ideal debería ser 4 LSb pero la salida real es 2.5 LSb).

Vale la pena mencionar que otra definición de INL calcula la desviación máxima de una línea de interpolación ideal. Este método a veces se conoce como el "mejor método de línea recta". El método de ajuste de punto final generalmente se prefiere porque nos brinda más información sobre la distorsión armónica del DAC. Por lo tanto, utilizaremos la definición de ajuste de punto final en este artículo.

Cómo calcular INL

El INL para la salida de cualquier código se puede encontrar calculando la suma algebraica de todos los DNL de las transiciones anteriores. Por lo tanto, tenemos la siguiente relación:

$$ INL_ {n} = sum_ {i = 0} ^ {n} DNL_ {i} $$

Por ejemplo, el INL para la salida del código 100 es igual a 0 + (+1.5) + 0 + (-3) = -1.5 LSb. Dado que INL caracteriza la desviación de la curva de transferencia ideal, es algo similar al error de linealidad de un amplificador. Al igual que el DNL, ​​el INL generalmente se mide en LSb, aunque podemos medirlo como un valor absoluto (en voltios o amperios) o como un porcentaje del valor de la escala completa.

En el resto de este artículo, exploraremos la relación entre las métricas de DNL e INL. Consideraremos una estructura simple basada en fuentes de corriente ponderada unaria (que se muestra en la Figura 6) para discutir los conceptos.

Fuente de corriente ponderada única basada en DAC

En la Figura 2 se muestra un DAC basado en fuentes de ponderación binaria. En lugar de utilizar fuentes de corrientes ponderadas en binario, podemos usar fuentes de corriente del mismo valor para implementar un DAC. Este método, que utiliza una estructura basada en fuentes de corriente ponderada unaria, se muestra en la Figura 6.

Figura 6

En este caso, se debe encender un número apropiado de interruptores para producir un nivel de voltaje analógico dado. Por ejemplo, si el código digital de entrada es 101, podemos activar los primeros cinco interruptores (sw0 a sw4) y generar una corriente de carga de 5I. Tenga en cuenta que se requiere un circuito digital para convertir el código de entrada DAC binario en el código apropiado que enciende los interruptores.

A medida que aumenta el código de entrada binario, podemos activar las fuentes actuales en cualquier orden. Sin embargo, la forma más sencilla es activar las fuentes actuales en orden, por ejemplo, de derecha a izquierda. En otras palabras, a medida que aumenta el código de entrada digital, los interruptores sw0, sw1,…, sw6 se activan en orden.

Errores aleatorios y errores sistemáticos

Al igual que en el caso de la versión de ponderación binaria, las fuentes actuales del DAC de ponderación única pueden mostrar una desviación del valor ideal. El conjunto de fuentes actuales puede experimentar dos tipos de errores: errores aleatorios y errores sistemáticos. Para comprender mejor estos errores, suponga que se utiliza un solo transistor PMOS para implementar cada una de las fuentes actuales de la Figura 6. Esto se muestra en la Figura 7.

Figura 7

En esta figura, V_segundo representa el voltaje de polarización, y los transistores tienen dimensiones idénticas. Aunque se desean fuentes de corriente idénticas, tendremos corrientes ligeramente diferentes. Esto se debe al hecho de que muchos parámetros de fabricación son de hecho variables aleatorias. Por ejemplo, el borde de las diferentes capas utilizadas en un proceso de fabricación de IC exhibe variaciones aleatorias. O, la difusión de impurezas implica aleatoriedad a través de la oblea. Debido a estas variaciones aleatorias, esperamos un desajuste entre las corrientes de los transistores.

Además de estas variaciones aleatorias, también puede haber errores sistemáticos.

Un ejemplo de estos errores sistemáticos se muestra en la Figura 8.

Figura 8

Esta figura incluye la resistencia del cable que conecta VDD a los transistores. Cada uno de los transistores ve una resistencia diferente y, en consecuencia, una caída de voltaje diferente de VDD. Como resultado, incluso si los transistores son 100% idénticos, su corriente será ligeramente diferente. Tenga en cuenta que esto no es un error aleatorio.

DNL: los términos correlacionados y no correlacionados

Teniendo en cuenta la discusión de la sección anterior, podemos descomponer el error DNL de cada transición DAC en dos partes: el término correlacionado (є_corr, causado por los errores sistemáticos) y el término no correlacionado (є_incorrer, causado por las variaciones aleatorias). Por lo tanto, tenemos

$$ DNL_ {i} = epsilon_ {corr} + epsilon_ {uncorr} $$

Sabemos que el INL de un nivel de salida particular es la suma en ejecución del DNL de todas las transiciones DAC anteriores. La suma de los términos no correlacionados de la DNL se verá como un término de ruido y aumentará el nivel de ruido del espectro de salida DAC (tendremos una relación señal / ruido reducida). La suma de los términos correlacionados puede acumularse y contribuir a un valor INL considerable. Un INL grande conducirá a una distorsión armónica (en el espectro de salida DAC, tendremos componentes armónicos en lugar de un aumento de la base de ruido).

Como puede ver, un DNL grande no está necesariamente acompañado por un INL grande, porque si є_incorrer es mucho más grande que є_corr, no deberíamos tener un INL grande. En este caso, el DNL grande puede verse como una fuente de ruido adicional.

Mencioné anteriormente que podemos activar / desactivar las fuentes actuales de la Figura 6 en orden de derecha a izquierda (a medida que aumenta el código de entrada digital, los interruptores sw0, sw1, … sw6 se activan en orden). Existen técnicas para cambiar dinámicamente el orden de activación / desactivación de las fuentes actuales. Usando tales técnicas, podemos lograr un orden pseudoaleatorio y así disminuir los componentes sistemáticos del error DNL. Esto puede mejorar efectivamente la linealidad DAC.

---

En este artículo, analizamos las especificaciones DNL e INL de un DAC. Estas especificaciones son a menudo importantes en aplicaciones de medición y control. Vimos que el error DNL se puede descomponer en dos partes: el término correlacionado (є_corr) y el término no correlacionado (є_incorrer). La parte no correlacionada generalmente reduce la relación señal a ruido, y la parte correlacionada conduce a componentes armónicos.

Para ver una lista completa de mis artículos, visite esta página.