TecNoticias, tu portal de información

Este artículo examinará algunas propiedades de las especificaciones DNL e INL.

En un artículo anterior, presentamos las especificaciones DNL e INL. Además, examinamos la relación entre estas dos métricas de linealidad. Este artículo intentará desarrollar una comprensión intuitiva de algunas propiedades de las especificaciones DNL e INL.

Antes de seguir leyendo, le recomendamos encarecidamente que revise rápidamente el artículo anterior, ¿Cuáles son las especificaciones DNL e INL de un DAC? No linealidad en convertidores de digital a analógico.

Revisión de la especificación INL

La función de transferencia ideal de un DAC unipolar de tres bits se muestra en la Figura 1.

Figura 1. Imagen cortesía de Analog Devices.

En una implementación en el mundo real, los niveles de voltaje de salida del DAC pueden desviarse de la característica ideal anterior (vea el ejemplo exagerado que se muestra en la Figura 2).

Figura 2

El INL para cada nivel de salida se define como la desviación de la característica real de entrada-salida de la curva de transferencia ideal. Por ejemplo, el INL de la salida para el código 100 es -1.5 LSb en la Figura 2 (la salida ideal debería ser 4 LSb pero la salida real es 2.5 LSb).

Implicaciones de un INL menor que ± 0.5 LSb

En esta sección, examinaremos las implicaciones de una característica de entrada-salida que exhibe un INL menor que +0.5 LSb y mayor que -0.5 LSb. (Tenga en cuenta que muchos libros dirían que este DAC tiene un INL menor a ± 0.5 LSb; desde una perspectiva matemática estricta, esta afirmación no es precisa, pero la usaremos porque es común y más conveniente). Primero, examinemos la monotonicidad. de este DAC. La salida de un DAC monotónico no disminuye para un aumento en el código digital de entrada.

La pregunta es: ¿podemos tener un DAC con INL inferior a ± 0,5 LSb que muestre una característica de transferencia no monotónica? En otras palabras, ¿es posible tener una disminución en la salida para un aumento en el código digital mientras INL es menor que ± 0.5 LSb? Si los errores de linealidad DAC afectan dos niveles de salida sucesivos en la dirección opuesta, es posible que tengamos una curva de transferencia decreciente.

Por ejemplo, en la Figura 3, el nivel de salida para el código 011 aumenta mientras que el nivel de salida para 100 disminuye. Los niveles de salida no ideales para las entradas 011 y 100 están representados por los puntos azul y verde en la figura.

figura 3

Obviamente, un gran error de linealidad puede mover el punto verde debajo del azul. Sin embargo, el DAC INL es menor que ± 0.5 LSb. Por lo tanto, en el peor de los casos, tenemos INL011 = + 0.5 LSb e INL100 = -0.5 LSb. La diferencia ideal entre niveles de salida sucesivos es un LSb. Por lo tanto, no podemos tener una característica decreciente (el DAC es monotónico) si el INL es menor que ± 0.5 LSb.

Cálculo del DNL de este DAC

¿Qué pasa con el DNL de un DAC que tiene un INL menor que ± 0.5 LSb? ¿Podemos encontrar un límite superior para el DNL de este DAC?

El DNL es la desviación de un paso de salida del valor analógico ideal de LSb. El peor escenario será el que se muestra en la Figura 4, donde el error de linealidad reduce un nivel de salida pero aumenta el siguiente.

Figura 4

La desviación máxima corresponde al caso en que INL.₀₁₁= -0.5 LSb y INL₁₀₀= + 0.5 LSb. La diferencia ideal entre niveles de salida sucesivos es un LSb. Por lo tanto, el paso más grande posible en la salida DAC será 2 LSb, lo que da un DNL de 1 LSb. Por lo tanto, si el INL es menor que ± 0.5 LSb, el DNL no es mayor que ± 1 LSb.

Para resumir nuestra discusión hasta ahora, si el INL de un DAC es menor que ± 0.5 LSb, la característica de entrada-salida es monotónica y el DNL no es más de ± 1 LSb.

Vale la pena mencionar que la monotonicidad no significa necesariamente que el INL sea menor que ± 0.5 LSb. Por ejemplo, la característica de entrada-salida de un divisor Kelvin (Figura 5 a continuación) es inherentemente monotónica. Si aumentamos el código digital de entrada, la tensión analógica de salida aumentará o (en el peor de los casos) mantendrá su valor; no disminuirá

Figura 5

Supongamos que tenemos una falta de coincidencia entre los resistores y que los valores reales son los que se muestran en la Figura 6.

Figura 6

En este caso, tanto el DNL como el INL para el código digital 001 (cuando sw1 está activado) serán 0.75 LSb. Como puede ver, tenemos un DAC monotónico, pero el INL es mayor que 0.5 LSb. Además, este ejemplo muestra que incluso con un DNL menor que ± 1 LSb y una característica de entrada-salida monotónica, no hay garantía de que el INL sea menor que ± 0.5 LSb.

Interpretación de la forma de una característica de transferencia no lineal

Como se mencionó anteriormente, el INL de un DAC es un número que proporciona la desviación máxima de la característica real de entrada-salida de la curva de transferencia ideal. Sin embargo, este número único no puede proporcionarnos toda la información sobre el rendimiento de linealidad DAC.

Por ejemplo, podemos tener dos DAC con INL máximos idénticos que tienen un rendimiento de dominio de frecuencia completamente diferente.

El resto de este artículo examinará el efecto de la forma INL en el contenido de frecuencia de la salida DAC. No tenemos la intención de dar una prueba matemática; más bien, nos centraremos en desarrollar una comprensión intuitiva del efecto de la forma INL.

Un INL en forma de arco

Suponga que la característica de entrada-salida de un DAC de cuatro bits no lineal es como se muestra en la línea verde de la Figura 7. Nos referiremos a este tipo de rendimiento de INL como un INL en forma de arco.

Figura 7

Sabemos que un DAC no lineal produce componentes armónicos. Veamos cuál sería el componente armónico dominante de un DAC con un INL en forma de arco. Para este fin, digitalizamos una sinusoide con cuatro bits y aplicamos un período de esta sinusoide cuantificada a la característica de entrada-salida de la Figura 7. Suponemos que la frecuencia de la sinusoide es de 1 kHz y que las muestras se toman a 10 kHz. La Figura 8 nos permite encontrar la secuencia de código digital que representa esta sinusoide.

Figura 8

En esta figura, la cuadrícula del eje x representa el tiempo de muestreo. La cuadrícula del eje y nos permite encontrar el valor digitalizado de cada muestra. Por ejemplo, la muestra tomada a 0.1 ms puede aproximarse por 1 LSb (que corresponde al código digital 0001). La secuencia del código digital que se debe aplicar al DAC para producir un período de la sinusoide es 0000, 0001, 0101, 1010, 1110, 1111, 1110, 1010, 0101, 0001.

Si el DAC fuera ideal, produciría los niveles de voltaje correspondientes a la característica ideal (la línea discontinua en la Figura 7). Las barras rojas en la Figura 9 muestran estos valores ideales en los instantes de muestreo.

Figura 9

Dado que el DAC no es ideal, se agregará algún error a cada nivel de salida. Para la característica no lineal hipotética de la Figura 7, los voltajes de error corresponden a las barras verdes en la Figura 10.

Figura 10

Los valores reales que produce el DAC son la suma del valor representado por una barra roja y el valor representado por la barra verde correspondiente. Sabemos que las barras rojas representan una sinusoide de 1 kHz. ¿Qué pasa con las barras verdes? ¿Podemos considerarlos como muestras de una sinusoide de una frecuencia particular? Como lo muestra la curva cian en la Figura 11, los términos de error se parecen a las muestras de una sinusoide a 2 kHz (el segundo armónico de la sinusoide de entrada). Por lo tanto, un INL en forma de arco conduce a un segundo armónico "dominante" en la salida DAC.

Figura 11

Un INL simétrico en forma de S

En la Figura 12 se muestra un INL en forma de S para un DAC de cuatro bits.

Figura 12

De nuevo, aplicamos la secuencia de código digital que representa una sinusoide de 1 kHz (muestreada a 10 kHz) para examinar los términos de error. Los términos de error se muestran como las barras verdes en la Figura 13.

Figura 13

Tenga en cuenta que los términos de error parecen ejemplos de una función que tiene simetría de media onda. Se dice que una función periódica f (t) tiene simetría de media onda cuando se desplaza la función en medio ciclo y luego se invierte para obtener la función original f (t). Dicho matemáticamente, f (t) tiene simetría de media onda si se cumple lo siguiente:

f (t-T / 2) = – f (t)

donde T denota el período de la función. Por ejemplo, la función que se muestra en la Figura 14 tiene simetría de media onda (hemos asumido que es periódica con un período de T).

Figura 14

Los términos de error que se muestran en la Figura 13 son en realidad algunas muestras tomadas de una función similar a f (t) en la Figura 14. Si el DAC tuviera una resolución más alta, podríamos tener más muestras y sería más fácil ver el parecido entre el error Muestras y f (t) en la figura 14.

Cuando una función tiene simetría de media onda, solo tiene componentes de frecuencia impar. Esto significa que el componente de frecuencia dominante creado por un INL en forma de S es el tercer armónico.

Para resumir, aunque el INL transmite información sobre la linealidad de un DAC, este número único no puede proporcionarnos toda la información sobre el rendimiento de linealidad del DAC. Podemos tener dos DAC con INL máximos idénticos que tienen un rendimiento de dominio de frecuencia completamente diferente. Si un DAC tiene un INL en forma de arco, el segundo armónico es dominante; sin embargo, con un INL en forma de S, esperamos que el tercer armónico sea el dominante.

Resumen

• Si el INL de un DAC es menor que ± 0.5 LSb, la característica de entrada-salida es monotónica y el DNL no es más de ± 1 LSb.
• Con un DNL menor que ± 1 LSb y una característica de entrada-salida monotónica, no hay garantía de que el INL sea menor que ± 0.5 LSb.
• Si un DAC tiene un INL en forma de arco, el segundo armónico es dominante; sin embargo, con un INL en forma de S, esperamos que el tercer armónico sea el dominante.

Para ver una lista completa de mis artículos, visite esta página.