Este artículo analizará más de cerca los comandos utilizados para controlar e interactuar con DRAM.

Mi artículo anterior introdujo la memoria dinámica de acceso aleatorio, o DRAM. DRAM es un tipo de RAM que debe actualizarse dinámicamente de vez en cuando. Esto se debe a que DRAM utiliza una matriz de condensadores para almacenar información digital. Cuando hay una carga presente, se almacena un '1' binario, mientras que la ausencia de una carga indica un '0' binario. DRAM está organizado en varios bancos que se dividen en filas y columnas. Los condensadores se encuentran en la intersección de estas filas y columnas.

La Figura 1 muestra un banco DRAM x4 introducido en el artículo anterior.

Figura 1. Matriz de memoria con amplificadores de sentido y decodificadores

Pero, ¿cómo se usa DRAM? ¿Cómo le dice un procesador o controlador de memoria a la DRAM que devuelva o almacene datos específicos en una ubicación específica? Comprender los comandos enviados a un chip DRAM es el primer paso para diseñar un sistema que use DRAM.

Comandos DRAM fundamentales

Si bien la DRAM puede diferir mucho de un fabricante a otro, hay un conjunto de comandos fundamentales que la mayoría de los chips DRAM utilizan para realizar acciones. Para ejecutar un comando, un controlador de memoria escribirá valores en un conjunto de entradas dentro de la DRAM. Estas entradas pertenecen al decodificador de comandos de la DRAM. Este decodificador tiene una entrada de 4 bits donde, dependiendo de la combinación de bits, se solicita un comando diferente.

Figura 2: decodificador DRAM con entradas (el símbolo # indica que estas son señales activas bajas)

Figura 2. Decodificador DRAM con entradas (el símbolo # indica que se trata de señales activas bajas)

Todas estas entradas activas bajas tienen nombres y se definen típicamente como CS, CAS, RAS y WE:

  • CS: selección de chip (habilita o deshabilita el decodificador de comandos)
  • RAS: estroboscópico de dirección de fila
  • CAS: estroboscopio de dirección de columna
  • NOSOTROS: escritura habilitada

Estas cuatro entradas permiten incorporar hasta 16 comandos en la DRAM.

La Figura 3 muestra una vista simplificada de un chip DRAM. Se puede utilizar como referencia para comprender mejor los diferentes comandos enumerados.

Figura 3: referencia de DRAM (cortesía de Alliance Memory)

Figura 3. Referencia DRAM. Imagen utilizada por cortesía de Alliance Memory

Inhibición de comando

El comando inhibir, o a veces llamado deselección de dispositivo, deshabilita la capacidad de ejecutar comandos en la DRAM. Para usar el comando, la entrada CS se eleva (y no se tienen en cuenta otras entradas, es decir, "no me importa"). Como se mencionó anteriormente, CS significa selección de chip y deshabilita el decodificador de comandos. Por lo tanto, tiene sentido que esto sea elevado para inhibir comandos.

Activar

Activar es esencialmente el comando de acceso a filas. Es decir, abre una fila y mueve la carga de los condensadores a los amplificadores de detección. El acceso a una fila siempre se realiza antes de una columna en DRAM. Este comando se combina con entradas a un registro de dirección de banco (que selecciona el banco actual) y un registro de dirección de fila (que selecciona la fila deseada). Una nota importante sobre el comando de activación es que cualquier fila que esté actualmente abierta permanece abierta hasta que se emita un comando de precarga (más sobre precarga más adelante). Para usar este comando, la mayoría de las DRAM requieren que CS y RAS se bajen, mientras que CAS y WE se bajan.

Precarga

Precarga desactiva la fila actualmente abierta en un banco. Cuando se emite un comando de precarga, se le dice a la DRAM que restaure los valores leídos de la fila de condensadores. Esto se realiza mediante los amplificadores de detección y cuando se completa prepara al banco para acceder a otra fila. La precarga se realiza bajando CS, RAS y WE y dejando CAS alto.

Leer

El comando de lectura también puede considerarse como un comando de lectura de columna. Cuando se combina con una dirección de banco y una dirección de columna adecuadas, los datos recientemente transferidos a los amplificadores de detección desde un comando de activación (acceso a filas) ahora se envían al bus de datos. Las DRAM a menudo incluyen un comando de "Lectura y precarga automática" que realiza la lectura de la columna y luego cierra / precarga la fila. De esta manera, no es necesario emitir un comando de precarga por separado. Si se necesita acceder a la misma fila, pero a una columna diferente, no se emitirá una precarga y la fila se dejará abierta. Para usar el comando de lectura, CS y CAS se extraen, mientras que RAS y WE se suben.

Escribir

Un comando de escritura es prácticamente lo mismo que una lectura, excepto por la dirección de los datos. Durante un comando de escritura, los datos se extraen del bus de datos y se colocan en el banco, fila y columna seleccionados. La precarga automática puede realizarse de forma muy similar a una lectura y cierra la fila activada actualmente cuando finaliza la escritura. Para realizar una escritura, CS, CAS y WE se bajan, mientras que RAS se mantiene alto.

La Figura 4 muestra un comando de activación (acceso a filas) en amarillo, con un comando de lectura / escritura posterior (acceso a columnas) en azul. Los datos en la intersección de la fila y la columna, que se muestran en verde, se mueven entre los amplificadores de detección y las memorias intermedias de datos.

Figura 4: resaltar los comandos activar y leer / escribir

Figura 4. Destacando los comandos activar y leer / escribir

Refrescar

Lo que diferencia a la DRAM de otros tipos de memoria de acceso aleatorio es el hecho de que los condensadores utilizados para el almacenamiento de memoria perderán carga con el tiempo. Por lo tanto, DRAM es dinámico porque debe actualizarse periódicamente. Aquí es donde entra el comando de actualización. En DRAM, el comando de actualización se emite de vez en cuando. Un aspecto importante de la actualización es que cualquier banco activo debe cargarse previamente antes de que se emita el comando. Para realizar una actualización, CS, RAS y CAS se bajan con WE alto.

Después de la actualización, la DRAM realiza un seguimiento de la última fila actualizada e incrementa un contador de actualización para que el siguiente comando de actualización opere en la siguiente fila. Tenga en cuenta que cuando se emite un comando de actualización, la fila actual en cada banco se actualiza. La mayoría de las DRAM realizarán 8192 ciclos de actualización cada 64 ms. Eso es cada 7.813 μs. Esto se ha mantenido constante a pesar de las crecientes densidades de dispositivos.

Otros comandos

Otros comandos DRAM comunes incluyen NOP (Sin operación), Terminación de ráfaga y Registro de modo de carga. NOP se utiliza para obligar a la DRAM a no hacer nada. Esto es útil cuando la DRAM necesita esperar, por ejemplo, si se está actualizando actualmente. En realidad, las lecturas y escrituras en DRAM se realizan en ráfagas cortas. La terminación de ráfaga truncará el comando de lectura o escritura, es decir, lo detendrá antes de finalizar. DRAM se puede colocar en diferentes modos. Estos modos se cambian a través del comando Load Mode Register.

La Figura 5 muestra una tabla de verdad que enumera las combinaciones de entrada del decodificador para ejecutar diferentes comandos DRAM.

Figura 5: Comandos DRAM - Tabla de verdad

Figura 5. Comandos DRAM – Tabla de verdad

Conclusión

Este artículo discutió los diferentes comandos que una DRAM es capaz de ejecutar. Estos comandos son iniciados por un controlador de memoria o CPU que está interactuando con la DRAM.

Los comandos se ejecutan escribiendo en las entradas del decodificador de comandos DRAM. Cualquier sistema que necesite hacer un trabajo serio tendrá memoria incorporada. Si comprende estos comandos, implementar DRAM en su próximo proyecto será mucho más fácil.

Dejar respuesta

Please enter your comment!
Please enter your name here