Implementación analógica y digital de un demodulador síncrono

En artículos anteriores de esta serie, discutimos los conceptos básicos de la técnica de demodulación síncrona.

En este artículo, veremos los bloques analógicos para implementar el demodulador síncrono basado en ondas cuadradas. También veremos brevemente la implementación de FPGA de la técnica de demodulación síncrona.

Demodulador sincrónico basado en ondas cuadradas

El diagrama de bloques del demodulador síncrono basado en ondas cuadradas se muestra en la Figura 1.

Figura 1. Demodulador síncrono de onda cuadrada

Los dos bloques que examinaremos son el "detector de cruce por cero" y el "multiplicador".

Detector de cruce por cero

El "detector de cruce por cero" convierte la onda sinusoidal de entrada en una onda cuadrada que acciona el interruptor SW. Esto se puede hacer usando el circuito de la Figura 2.

Figura 2. El bloque detector de cruce por cero en un demodulador síncrono. Esquema utilizado por cortesía de Linear Technology

El LT1011 es un comparador de voltaje que compara la onda sinusoidal de entrada con el nivel del suelo. El potenciómetro se usa para ajustar la fase de la onda cuadrada producida para que coincida con la fase de la onda sinusoidal en el nodo B en la Figura 1.

De esta manera, podemos tener una onda cuadrada que cambia cuando la onda sinusoidal cruza 0 V. Recuerde que la amplitud de la señal en la salida del multiplicador es una función de la diferencia de fase entre las dos entradas del multiplicador. Cuando la onda cuadrada está en fase con la onda sinusoidal, se conoce la relación de fase entre las dos señales y podemos interpretar más fácilmente el voltaje que aparece en la salida del filtro de paso bajo.

Multiplicador

En la Figura 3 se muestra una implementación común para el bloque "Multiplicador":

Figura 3. El bloque multiplicador del demodulador síncrono de ejemplo. Esquema utilizado por cortesía de Linear Technology

En esta figura, el LM301A es un amplificador operacional de propósito general. El LTC1043 es un bloque de construcción diseñado originalmente para implementar circuitos discretos de condensadores conmutados. La Figura 4 muestra un diagrama de bloques simplificado de una parte de los circuitos dentro del LTC1043.

Figura 4. Diagrama del LTC1043. Imagen cortesía de Linear Technology.

Como se muestra en esta figura, la entrada diferencial está conectada a un condensador externo durante la fase de muestreo. Durante la siguiente fase, el condensador cargado se conecta al puerto de salida. El reloj para los interruptores se puede crear internamente o mediante un reloj CMOS externo.

Esta funcionalidad aparentemente simple nos permite usar el LTC1043 en una variedad de aplicaciones, como amplificadores de instrumentación de precisión y filtros de condensador conmutado. Sin embargo, con el esquema que se muestra en la Figura 3, el LTC1043 se usa realmente como un simple interruptor.

Veamos cómo este circuito puede multiplicar la entrada por una onda cuadrada. Cuando el interruptor conecta los terminales 12 y 14, tenemos el siguiente esquema.

Figura 5

En esta fase de operación, tenemos un amplificador inversor con una ganancia de ( frac {V_ {OUT}} {V_ {IN}} = -1 ). Sin embargo, cuando los terminales 12 y 13 del LTC1043 están conectados entre sí, obtenemos el siguiente esquema:

Figura 6 Conexión de los terminales 12 y 13 del LTC1043

Sabemos que debido a la ruta de retroalimentación negativa y la alta ganancia del amplificador operacional, las dos entradas del amplificador operacional tienen casi el mismo voltaje: (V_- = V _ + ). Por lo tanto, (V_1 = 0 V ) y no fluye corriente a través de la resistencia de 10 kΩ a la izquierda.

Suponiendo que la corriente consumida por las entradas del amplificador operacional es despreciable, la corriente a través de la resistencia de 10 kΩ en la ruta de retroalimentación también será cero y tenemos (V_2 = 0 V ). Por lo tanto, en esta fase de operación, tenemos una ganancia de ( frac {V_ {OUT}} {V_ {IN}} = +1 ). En otras palabras, la entrada se multiplica por una onda cuadrada que alterna entre ± 1.

Implementación digital de demodulación síncrona

En lugar de usar bloques de construcción analógicos, podemos usar circuitos digitales para implementar un demodulador síncrono. La idea básica se muestra en la Figura 7.

Figura 7 Un circuito demodulador síncrono digital

Se utilizan dos convertidores A / D (ADC) para digitalizar la señal de entrada (nodo B en la Figura 1) y la onda sinusoidal de excitación del sensor. Como se muestra en la figura, los otros bloques son digitales y pueden implementarse mediante un FPGA.

Componentes en fase y en cuadratura

En la Figura 7, la entrada digitalizada se multiplica por las ondas seno y coseno producidas por un bucle digital de fase bloqueada (PLL). ¿Por qué necesitamos multiplicar la entrada por las ondas seno y coseno? En la primera parte de esta serie, examinamos la multiplicación por una onda sinusoidal. Si multiplicamos (v_B (t) = Bsin (2 pi f_ {in} t + phi) ) por (Asin (2 pi f_ {in} t) ), obtenemos:

(v_C (t) = Asin (2 pi f_ {in} t) times Bsin (2 pi f_ {in} t + phi) = frac {1} {2} ABcos ( phi) – frac {1} {2} ABcos (4 pi f_ {in} t + phi) )

El primer término es DC, sin embargo, el segundo término tiene el doble de frecuencia de entrada. Por lo tanto, un filtro estrecho de paso bajo (LPF) puede eliminar el segundo término y tenemos:

(v_I = frac {1} {2} ABcos ( phi) )

La salida es una función de la diferencia de fase entre las dos entradas. Esta ecuación muestra que una diferencia de fase entre la señal medida y la entrada de referencia puede reducir la amplitud de la señal en la salida del LPF.

Además, necesitamos saber la diferencia de fase para poder calcular la amplitud de la señal medida. (Recuerde que la solución analógica discutida anteriormente usó el circuito de "ajuste de fase" para hacer la diferencia de fase igual a 0). Para sortear estos dos problemas, incorporamos una segunda etapa de multiplicación que multiplica la entrada por una onda cosenoidal:

(v_D (t) = Asin (2 pi f_ {in} t) times Bsin (2 pi f_ {in} t + phi) = frac {1} {2} ABsin ( phi) + frac {1} {2} ABsin (4 pi f_ {in} t + phi) )

Después del LPF, tenemos:

(v_Q = frac {1} {2} ABsin ( phi) )

Podemos calcular la magnitud de la entrada tomando la raíz cuadrada de la suma de los cuadrados de los componentes en fase y en cuadratura:

(v_M = sqrt {{v_I} ^ 2 + {v_Q} ^ 2} = frac {1} {2} AB )

Como puede ver, el resultado no es una función de la diferencia de fase.

PLL digital

Es importante tener en cuenta que el PLL digital en la Figura 7 debe generar muestras de formas de onda seno y coseno. Podemos lograr esto usando un PLL que tenga un sintetizador digital directo (DDS) como su oscilador controlado digitalmente (DCO). La idea básica se muestra en la Figura 8.

Figura 8. Un PLL con un sintetizador digital directo. Imagen adaptada de la Universidad de Cornell

Puede encontrar más información sobre la implementación de FPGA de un demodulador síncrono aquí.

Conclusión

En este artículo, examinamos la implementación analógica y digital de la técnica de demodulación síncrona:

Para la implementación analógica, necesitamos un "detector de cruce por cero" y un "multiplicador".

Para la versión digital, podemos usar dos ADC para digitalizar la señal medida y la forma de onda de excitación del sensor.

Los otros bloques se pueden implementar en un FPGA. Al implementar las rutas en fase y en cuadratura, podemos hacer que la medición sea independiente de la diferencia de fase entre las entradas del multiplicador. Para la implementación digital, necesitamos un PLL que genere muestras de formas de onda seno y coseno. Esto se puede lograr con un PLL que utiliza un DDS como un oscilador programable.