TecNoticias, tu portal de información

La pandemia de COVID-19 ha puesto el foco en RISC-V como una forma de continuar desarrollando chips sin preocuparse por la financiación. Recientemente, varias corporaciones han comenzado a proporcionar procesadores centrales RISC-V que permitirán a los programadores construir diseños complejos sin pagar licencias de hardware patentadas. La intención declarada de muchas de estas corporaciones es ampliar los recursos de los diseñadores, permitiéndoles contribuir a las innovaciones de diagnóstico, prevención y tratamiento.
En este artículo, abordaremos brevemente las fortalezas de RISC-V, especialmente en un momento en que muchos ingenieros se sienten aislados de la amplia gama de recursos de diseño, y exploraremos cómo varias organizaciones están haciendo que esta herramienta esté más fácilmente disponible.

RISC-V: una opción refrescante para diseñadores

Los diseños RISC (informática de conjunto de instrucciones reducido) facilitan la vida de los diseñadores de hardware en términos de eficiencia energética, confiabilidad y soporte remoto, pero viene con un alto precio. Los desarrolladores no tienen acceso a los diseños RISC sin cumplir con las licencias de hardware propietarias requeridas para compañías como Intel, Arm y Micron.
RISC-V, por otro lado, es un procesador central integrado con una arquitectura de conjunto de instrucciones estándar abierto (ISA) bajo licencias gratuitas y no restrictivas. Según RISC-V International, RISC-V trae una nueva ola de herramientas de diseño, constructores de arranque, lenguajes de programación, pruebas de estabilidad y diseños de simulación para cualquier desarrollo completo de chips personalizados. Los programadores pueden diseñar un núcleo personalizado y descargar un kit de desarrollo de evaluación de núcleo estándar gratuito, que incluye Verilog RTL y flujos de bits FPGA.

La Fundación RISC-V ratifica las especificaciones de seguimiento del proceso

La Fundación RISC-V es una corporación sin fines de lucro controlada por sus miembros dedicados. Tienen un objetivo simple: impulsar la adopción e implementación de un ISA RISC-V gratuito y abierto para desarrolladores de todo el mundo.

La Fundación RISC-V está compuesta por más de 500 miembros que construyen la primera comunidad abierta y colaborativa de innovadores de software y hardware. Imagen utilizada por cortesía de la Fundación RISC-V

A principios de este mes, la fundación anunció la ratificación de una especificación de rastreo del procesador. Esta especificación proporcionará un nuevo algoritmo de codificador de rastreo estándar. El algoritmo permitirá a los ingenieros de hardware obtener una vista previa de las instrucciones mientras el procesador central se ejecuta durante todo el proceso de diseño.
Esta especificación de rastreo es especialmente útil para los diseñadores, ya que depuran, ya que expone rastros de actividad precisos y detallados al tiempo que aíslan porciones de rastreo significativas. La Fundación RISC-V tiene más de 200 miembros, incluidos Samsung, Google, Nvidia, Western Digital, NXP, Micron, Qualcomm y Raspberry Pi.

SiFive promete acceso abierto a su IP durante una pandemia

Junto con una nueva especificación de rastreo del procesador, otro desarrollo RISC-V proviene de SiFive, que se ha comprometido a abrir el acceso a su propiedad intelectual (IP), para que los diseñadores puedan ayudar a combatir COVID-19.
SiFive, establecida en 2015, planea democratizar el acceso al silicio personalizado, mejorar la calidad y reducir el tiempo de comercialización. Durante estos tiempos sin precedentes, SiFive ha proporcionado acceso a su procesador integrado E21 Standard Core. Su esperanza es que los diseñadores usen este procesador en aplicaciones MCU para dispositivos de salud de gran demanda, como ventiladores. SiFive dice que su RISC-V Core IP es la solución RISC-V más implementada en silicio del mundo.

Diagrama de bloques de una de las IP de núcleo "E" de SiFive para núcleos integrados de 32 bits: el E76. Imagen utilizada por cortesía de SiFive

El software asociado con el procesador SiFive E21 Standard Core ofrecerá una herramienta de diseño de chips en línea que permite a los usuarios crear productos personalizables con varias opciones de diseño.
Al ofrecer este procesador sin costo, SiFive puede permitir a los diseñadores construir sistemas de control para equipos que salvan vidas. Su promesa también da esperanza a los científicos, ingenieros y desarrolladores para acelerar el desarrollo de diagnósticos, vacunas, terapias, equipos médicos y soluciones de software para combatir la urgente crisis de salud.

CHIPS Alliance lanza hardware sin costo

Al igual que SiFive y la Fundación RISC-V, la Alianza de hardware común para interfaces, procesadores y sistemas (CHIPS) también brinda ayuda durante la pandemia.
CHIPS Alliance está llevando su SweRV Core EL2 y EH2 recientemente mejorados, desarrollados por Western Digital, a la comunidad de hardware con la esperanza de acelerar la innovación RISC-V en productos para el cuidado de la salud, inteligencia artificial (IA), Internet de las cosas (IoT), dispositivos móviles dispositivos y otras aplicaciones integradas.

Diagrama de SweRV Core EH2 y EL2. Imagen utilizada por cortesía de Western Digital

Este anuncio coincide con la asociación de RISC-V International con GlobalPlatform para simplificar el diseño de seguridad para dispositivos y procesadores IoT.
CHIPS Alliance es una organización que desarrolla y aloja código de hardware de código abierto, interconecta protocolos de Internet (IP) y herramientas de diseño. La Alianza CHIPS tiene como objetivo proporcionar un entorno de colaboración sin barreras para reducir el costo del desarrollo de IP y herramientas para el diseño de hardware.
SweRV Core EH2 es un procesador RISC-V integrado diseñado para dispositivos integrados que admiten aplicaciones de borde, IA e IoT con uso intensivo de datos. El EL2 también utiliza el núcleo RISC-V, pero es ultra pequeño y está optimizado para aplicaciones como secuenciadores de máquinas de estado y generadores de formas de onda.
La Alianza CHIPS organizará un evento en línea a través de Zoom para hablar sobre SweRV Core EH2 y EL2. En el evento, CHIPS presentará su misión de proporcionar soporte de software y soluciones para programadores sin costo alguno.

RISC traerá recompensa

En resumen, algunos de los beneficios generales de los diseños RISC incluyen:
Eficiencia energetica
Diseño simple de pizarra limpia
Arquitectura de conjunto de instrucciones modulares (ISA)
Estabilidad del sistema
Codificación de instrucciones de longitud variable
Se integra fácilmente con el chip lógico programable FPGA
Gestión de colas incorporada
Dado que los programadores pueden escribir en una matriz accesible de 32 registros, RISC-V permite que los datos se operen de inmediato mientras se proporciona información de mantenimiento. Los diseñadores no necesitarán buscar memoria externa para una gran cantidad de tareas de CPU, reduciendo el consumo general de energía. La gestión de colas incorporada es donde la mayoría de las arquitecturas de procesador modernas obtienen su velocidad, una gran característica para decodificar colas de instrucciones internas.
Las organizaciones y empresas de toda la industria están presionando para obtener eventos y recursos RISC-V gratuitos. RISC-V puede cambiar la forma en que los desarrolladores trabajan juntos y colaboran, creando un ecosistema abierto de hardware y software para que los diseñadores tengan un impacto en COVID-19.

Aprenda más sobre RISC-V

El viaje de la implementación de RISC-V
RISC-V: abriendo una nueva era de innovación para el diseño integrado
RISC-V: Transformando el desarrollo de dispositivos SoC que combinan FPGA y microcontroladores
Agregar instrucciones personalizadas a RISC-V para aumentar el rendimiento mientras se reduce la potencia y la densidad del código
Protección de procesadores integrados en RISC-V